Vaihelukittu silmukka

Vaihelukittu silmukka (Engl: Phase Locked Loop, PLL) on takaisinkytkentää käyttävä tekniikka, jossa oskillaattorin signaalin taajuutta säädetään siten, että se täsmää mahdollisen taajuuskäsittelyn jälkeen vertailusignaaliin. Koska vertailu tehdään ns. vaiheilmaisimella, se muuttaa ohjausta niin kauan, että myös oskillaattorin vaihe siirtyy synkroniin vertailusignaalin kanssa.

Yksinkertaisimmillaan kyse on siis oskillaattorista, joka toistaa refrenssin taajuutta ja vaihetta. Silloin vertailijan lähtösignaali ei muuta oskillaattorin toimintataajuutta, eikä näin sen vaihettakaan. Tätä voidaan käyttää hyväksi mm. FM-ilmaisimessa, jossa tarkoitus on toistaa lähettimen FM-modulaattorin ohjaussignaali.

Mutkikkaammilla vertailumekanismeilla saadaan VCO:n taajuuden (ja vaiheen) suhdetta muutettua jopa melko mielivaltaisesti vertailusignaaliin nähden kun VCO:n ja vertailun välissä takaisinkytkentäpolulla on taajuusjakaja joka muuttaa VCO:n antaman taajuuden vertailutaajuudeksi. Ks. Taajuussynteesi.

Topologiat

TODO:

• Refrenssitaajuudet
• Taajuusjakajat
• Vaihevertailijat
  • Vaihevertailu
    • Vaihevertailu balansoidulla sekoittimella
  • Vaihe+taajuusvertailu
• Vaihesilmukkasuodin
• Oskillaatorin ohjaus (VCO,VCXO,yms.)

Tyyppi vs. Kertaluku (Type vs. Order)

Freescale AN535 (ks. viitteet) toteaa:

Näitä käsitteitä sekoitetaan jokseenkin huolimattomasti kirjallisuudessa, eikä varsinaista standardia ole olemassa. Tavallisin merkitys kuitenkin on seuraava:

$\theta _{i}(s)\,$: Inputin vaihetieto

$\theta _{e}(s)\,$: Vertailun antama vaihevirhetieto

$\theta _{o}(s)\,$: Lähdön vaihe

$G(s)\,$: kuvaa silmukan eteenpäin syöttyvien siirtofunktioden yhdistelmän (taajuus-/vaihevertailija + looppi-suodin + ohjattu oskillaattori)

$H(s)\,$: kuvaa silmukan takaisinkytkennän siirtofunktioiden yhdistelmän (tyypillisesti RF-taajuusjakajat, yms. jotka syöttävät ohjatun oskillaattorin signaalista muokattua versiota vaihevertailijalle.)

Takaisinkytkennän teoriamalleja käyttäen saadaan seuraavat keskinäiset suhteet:

$\theta _{e}(s)={\frac {1}{1+G(s)H(s)}}=\theta _{i}(s)$

$\theta _{o}(s)={\frac {G(s)}{1+G(s)H(s)}}=\theta _{i}(s)$

Vaihelukitun silmukan osille nämä kuvautuvat:

Vaihevertailija tuottaa jännitteen joka on suhteessa signaalien $\theta _{i}\,$ ja $\theta _{o}/N\,$ vaihe-eroon. Suodatuksen jälkeen tätä signaalia käytetään ohjaamaan jänniteohjattavaa oskillaattoria (VCO) tms.

Koska VCO:n tuottama taajuus on suhteessa sen ohjausjännitteeseen, ohjaussignaalin ajallinen muutos näkyy VCO:n outputin taajuusmodulaationa. Vaihelukossa olevassa vaihelukitussa silmukassa lähtötaajuus on:

$f_{o}=Nf_{i}\,$

Vaihevertailija, suodatin ja VCO muodastavat kytkennän eteenpäin syöttävän osapolun ja lisäämällä palautepolkuun taajuusjakajan, saadaan lähtötaajuus poikkeamaan vertailutaajuudesta.

 

Tyyppi (type) viittaa loopin siirtofunktion $G(s)H(s)\,$ napojen määrään origossa ({r=0,i=0})

Siirtofunktion napa tarkoittaa "ääretöntä" vahvistusta, nolla taas tilannetta jossa syöttösignaali ei vaikuta mitään.

Esimerkiksi:

$G(s)H(s)={\frac {10}{s(s+10)}}$

Tämä on tyyppiä yksi, koska vain yksi napa on origossa — sillä arvolla jakolasku tuottaa nollalla jaon.

Kertaluku (order) kertoo että mikä on siirtofunktion korkein polynomin eksponentti kun se ratkaistaan muodossa:

$1+G(s)H(s)=0\,$

Tämä tunnetaan myös siirtofunktion ominaisyhtälönä (Characteristic Equation, C.E.). Ominaisyhtälön juuret ovat suljetussa tilanteessa siirtofunktion napoja. Esimerkiksi:

$G(s)H(s)={\frac {10}{s(s+10)}}$

Josta:

$1+G(s)H(s)=1+{\frac {10}{s(s+10)}}=0$

ja edelleen:

$C.E.=s(s+10)+10\,$

$C.E.=s^{2}+10s+10\,$

Näin siis tyypin 1 silmukkaa voidaan kutsua myös toisen kertaluokan silmukaksi (siirtofunktioista riippuen.)

TODO: Suomennoksen sanavalinnat...

---

Viitteitä

• http://en.wikipedia.org/wiki/Phase-locked_loop
• Frequency divider design strategies (pdf)
• Freescale AN535, kopio toisaalla: Phase-Locked Loop Design Fundamentals
• Wenzel: Time & Frequency articles
  • Wenzel: Phase-Locking ULNs for Optimum Performance (100 MHz ULN locked on 5 MHz ULN)
• Circuit Sage: Phase Locked Loop Design
  • Delta-Sigma PLL's by Andy Howard of HP.
  • TI SWRA029: An in-depth article on fractional-N synthesis.