Vaihelukittu silmukka

Vaihelukittu silmukka (Engl: Phase Locked Loop, PLL) on takaisinkytkentää käyttävä tekniikka, jossa oskillaattorin signaalin taajuutta säädetään siten, että se täsmää vertailusignaaliin. Koska vertailu tehdään ns. vaiheilmaisimella, se muuttaa ohjausta niin kauan, että myös oskillaattorin vaihe siirtyy synkroniin vertailusignaalin kanssa.

Yksinkertaisimmillaan kyse on siis oskillaattorista, joka toistaa refrenssin taajuutta ja vaihetta. Silloin vertailijan lähtösignaali ei muuta oskillaattorin toimintataajuutta, eikä näin sen vaihettakaan. Tätä voidaan käyttää hyväksi mm. FM-ilmaisimessa, jossa tarkoitus on toistaa lähettimen FM-modulaattorin ohjaussignaali.

Mutkikkaammilla vertailumekanismeilla saadaan VCO:n taajuuden (ja vaiheen) suhdetta muutettua jopa melko mielivaltaisesti vertailusignaaliin nähden. Ks. Taajuussynteesi.

Tyyppi vs. Kertaluku (Type vs. Order)

Freescale AN535 toteaa:

Näitä käsitteitä sekoitetaan jokseenkin huolimattomasti kirjallisuudessa, eikä varsinaista standardia ole olemassa. Tavallisin merkitys kuitenkin on seuraava:

Tyyppi (type) viittaa loopin siirtofunktion $G(s)H(s)$ napojen määrään "at origin".(???)

Esimerkiksi:

$G(s)H(s)={\frac {10}{s(s+10)}}$

Tämä on tyyppiä yksi, koska vain yksi napa on originissa.

Kertaluku (order) kertoo että mikä on siirtofunktion korkein polynomin eksponentti kun se esitetään muodossa:

$1+G(s)H(s)=0\,$

Tämä tunnetaan myös siirtofunktion ominaisyhtälönä (Characteristic Equation, C.E.). Ominaisyhtälön juuret ovat suljetussa tilanteessa siirtofunktion napoja. Esimerkiksi:

$G(s)H(s)={\frac {10}{s(s+10)}}$

Josta:

$1+G(s)H(s)=1+{\frac {10}{s(s+10)}}=0$

ja edelleen:

$C.E.=s(s+10)+10\,$

$C.E.=s^{2}+10s+10\,$

Joten tyypin 1 silmukkaa voidaan kutsua myös toisen kertaluokan silmukaksi.

TODO: Suomennoksen sanavalinnat...

---

Viitteitä

• http://en.wikipedia.org/wiki/Phase-locked_loop
• Frequency divider design strategies (pdf)
• Freescale AN535: Phase-Locked Loop Design Fundamentals
• Wenzel: Time & Frequency articles
  • Wenzel: Phase-Locking ULNs for Optimum Performance (100 MHz ULN locked on 5 MHz ULN)
• Circuit Sage: Phase Locked Loop Design
  • Delta-Sigma PLL's by Andy Howard of HP.
  • TI SWRA029: An in-depth article on fractional-N synthesis.