Ero sivun ”Vaihelukittu silmukka” versioiden välillä
>Oh2mqk |
>Oh2mqk p (→Viitteitä) |
||
| Rivi 11: | Rivi 11: | ||
* http://en.wikipedia.org/wiki/Phase-locked_loop | * http://en.wikipedia.org/wiki/Phase-locked_loop | ||
* [http://rfdesign.com/mag/503rfdf1.pdf Frequency divider design strategies] (pdf) | * [http://rfdesign.com/mag/503rfdf1.pdf Frequency divider design strategies] (pdf) | ||
* [http://www.freescale.com/files/rf_if/doc/app_note/AN535.pdf Freescale AN535]: Phase-Locked Loop Design Fundamentals | |||
* [http://www.wenzel.com/documents/circuits1.htm Wenzel]: Time & Frequency articles | * [http://www.wenzel.com/documents/circuits1.htm Wenzel]: Time & Frequency articles | ||
** [http://www.wenzel.com/documents/ulnplls.htm Wenzel]: Phase-Locking ULNs for Optimum Performance (100 MHz ULN locked on 5 MHz ULN) | ** [http://www.wenzel.com/documents/ulnplls.htm Wenzel]: Phase-Locking ULNs for Optimum Performance (100 MHz ULN locked on 5 MHz ULN) | ||
Versio 2. heinäkuuta 2008 kello 22.48
Vaihelukittu silmukka (Engl: Phase Locked Loop, PLL) on takaisinkytkentää käyttävä tekniikka, jossa oskillaattorin signaalin taajuutta säädetään siten, että se täsmää vertailusignaaliin. Koska vertailu tehdään ns. vaiheilmaisimella, se muuttaa ohjausta niin kauan, että myös oskillaattorin vaihe siirtyy synkroniin vertailusignaalin kanssa.
Yksinkertaisimmillaan kyse on siis oskillaattorista, joka toistaa refrenssin taajuutta ja vaihetta. Silloin vertailijan lähtösignaali ei muuta oskillaattorin toimintataajuutta, eikä näin sen vaihettakaan. Tätä voidaan käyttää hyväksi mm. FM-ilmaisimessa, jossa tarkoitus on toistaa lähettimen FM-modulaattorin ohjaussignaali.
Mutkikkaammilla vertailumekanismeilla saadaan VCO:n taajuuden (ja vaiheen) suhdetta muutettua jopa melko mielivaltaisesti vertailusignaaliin nähden. Ks. Taajuussynteesi.
Topologiat
Viitteitä
- http://en.wikipedia.org/wiki/Phase-locked_loop
- Frequency divider design strategies (pdf)
- Freescale AN535: Phase-Locked Loop Design Fundamentals
- Wenzel: Time & Frequency articles
- Wenzel: Phase-Locking ULNs for Optimum Performance (100 MHz ULN locked on 5 MHz ULN)
- Circuit Sage: Phase Locked Loop Design
- Delta-Sigma PLL's by Andy Howard of HP.
- TI SWRA029: An in-depth article on fractional-N synthesis.